

# Architettura degli Elaboratori

2013-14

*Gli esercizi e quesiti sono proposti con l'obiettivo di seguire e studiare il corso in modo efficiente.*

*Le soluzioni devono essere discusse con il docente in orario di ricevimento; solo per alcuni homework, verranno presentate in aula.*

*Per la preparazione dello studente, è essenziale che le soluzioni siano accompagnate da adeguate spiegazioni che permettano di appurare la comprensione e l'approfondimento dei concetti del corso.*

## Homework 2

- 1) Definire l'automa e realizzare la rete sequenziale corrispondente, valutandone il ciclo di clock, nei seguenti casi:
  - a) due variabili d'ingresso  $a, b$  booleane e una variabile di uscita  $z$  booleana;  $z$  conta modulo 2 il numero di volte che  $a = b$ ;
  - b) due parole d'ingresso  $A, B$  a 32 bit e una parola di uscita  $Z$  a 32 bit;  $Z$  conta modulo  $2^{32}$  il numero di volte che  $A = B$ ;
  - c) tre parole d'ingresso  $A, B, J$  rispettivamente a 32, 32 e 5 bit, e una parola di uscita  $Z$  a 16 bit;  $Z$  conta modulo  $2^{16}$  il numero di volte che il bit  $J$ -esimo di  $A$  è uguale al bit  $J$ -esimo di  $B$ .
  
- 2) Dati  $n$  valori  $A_0, \dots, A_{n-1}$  di tipo  $T$  e un generico operatore *associativo*  $\otimes$  per il tipo  $T$ , si definisce *reduce* di  $\otimes$  applicato agli  $n$  valori, indicato con  $reduce(A_0, \dots, A_{n-1}, \otimes)$ , il valore:

$$X = A_0 \otimes \dots \otimes A_i \otimes \dots \otimes A_{n-1}$$

Realizzare una rete *logica* per la *reduce* dell'addizione  $X = reduce(A_0, \dots, A_{127}, +)$ , con  $X, A_0, \dots, A_{127}$  numeri interi a 32 bit, nei seguenti casi:

- a) i 128 valori sono disponibili come contenuti di altrettanti registri tutti indipendenti tra loro;
- b) i 128 valori sono disponibili come contenuti di una memoria  $A[128]$  a singolo indirizzamento;
- c) i 128 valori pervengono attraverso una sequenza d'ingresso.

Per ognuno dei tre casi determinare il tempo necessario a completare la *reduce*.