Differenze

Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.

--- informatica:ae:materialedidattico1314 [05/05/2014 alle 09:33 (11 anni fa)] – [Homework] Marco Danelutto
+++ informatica:ae:materialedidattico1314 [05/12/2014 alle 08:19 (10 anni fa)] (versione attuale) – [Libro di testo] Marco Danelutto
@@ Linea 9: / Linea 9: @@
 | D.A. Patterson, J. Hennessy | Computer Organization & Design – The Hardware/Software Interface | Morgan Kaufmann / Zanichelli. | 2009 | |
 | M. Danelutto | Note su Verilog | [[http://backus.di.unipi.it/~marcod/AE1011/verilog_draft_1.pdf|Pdf]] | 2010 | |
+| M. Danelutto | Strumenti DRISC | [[http://backus.di.unipi.it/~marcod/wiki/doku.php?id=drisc|Pagina web]] | 2014 | |
 Eventuale materiale didattico aggiuntivo (note, appunti, riferimenti) potranno essere pubblicati anche sotto la [[http://www.di.unipi.it/~vannesch/didattica%202007.htm|pagina della didattica, corso di AE]] del Prof. Vanneschi.
@@ Linea 28: / Linea 29: @@
   * [[verilogpag|Pagina]] col materiale di supporto per la parte (facoltativa, corso B) Verilog
+=== Progetti assegnati ===
+I progetti sono gli stessi di quelli pubblicati sulla [[http://backus.di.unipi.it/~marcod/wiki/doku.php?id=ae1213progetto&s[]=verilog|pagina del corso per A.A. 2012/2013]].
+Prima di iniziare il progetto, dovete contattare il docente e concordare l'argomento.
+^ Nome ^ Progetto ^ Assegnato il ^ Consegnato il ^
+| Michele Battistelli | MMU | 19/05/14 | |
+| Falvio Mastroleo | Cache ass | 28/05/2014 | |
+| David Lipparelli | MMU | 5/6/2014 | |
+| Daniele Di Sarli | unità calcolo dip logiche | 16/6/2014 | |
+| Luca Di Mauro | Cache set assoc | 05/2014 | |
+| Andrea Topputo | Unità buffer | 27/06/2014 | |
+| Ussi Luca | IM | 3/07/2014 | |
+| Tanga Angela | Cache ind dir | 3/07/2014 | |
+| Francesco Peciarolo | Cache ind dir | 9/7/2014 | |