| Entrambe le parti precedenti la revisioneRevisione precedenteProssima revisione | Revisione precedente |
| informatica:ae:aeb1718lezioni [29/11/2017 alle 11:16 (7 anni fa)] – Marco Danelutto | informatica:ae:aeb1718lezioni [13/12/2017 alle 17:52 (7 anni fa)] (versione attuale) – Marco Danelutto |
|---|
| | 28 nov | 2 | Forme di parallelismo, misure di prestazioni, cenni alla valutazione come sistemi di code | {{ :informatica:ae:28-11-17.pdf |PDF}} | X.1-3 X.9 X.11 | | | | 28 nov | 2 | Forme di parallelismo, misure di prestazioni, cenni alla valutazione come sistemi di code | {{ :informatica:ae:28-11-17.pdf |PDF}} | X.1-3 X.9 X.11 | | |
| | 29 nov | 2 | Processore pipeline. Architettura astratta, retroazioni, gestione delle copie di IC e Registri generali, modello di simulazione | {{ :informatica:ae:29-11-17.pdf.pdf |PDF}} **Attenzione** all'errata corrige finale! {{ :informatica:ae:ae29nov17.mp4 |Errata Corrige Video}}| XI.1 XI.2 | | | | 29 nov | 2 | Processore pipeline. Architettura astratta, retroazioni, gestione delle copie di IC e Registri generali, modello di simulazione | {{ :informatica:ae:29-11-17.pdf.pdf |PDF}} **Attenzione** all'errata corrige finale! {{ :informatica:ae:ae29nov17.mp4 |Errata Corrige Video}}| XI.1 XI.2 | | |
| | | 4 dic | 2 | Cenni all'implementazione FW di IM, DM, IU ed EU. Processore pipeline con unità di esecuzione slave. Dipendenze EU-EU. Decodifica out-of-order. Tecniche statiche e dinamiche per l'ottimizzazione del codice. | {{ :informatica:ae:4-12-17.pdf |PDF}} | XI.3 XI.5 e XI.8 (senza 8.3). XI.9 (senza 9.4) | | |
| | | 5 dic | 2 | Processore superscalare. Multithreading. (lezione virtuale, senza presenza in aula) | {{ :informatica:ae:ae5dic17.pdf |PDF}}{{ :informatica:ae:ae5dica.mp4 |H1}} {{ :informatica:ae:ae5dicb.mp4 |H2}} | XI.10 e XI.11 (senza modelli dei costi) | | |
| | | 12 dic | 2 | Esercizi (pipeline, superscalare, etc. | {{ :informatica:ae:ae12dic17a.pdf |PDF}}{{ :informatica:ae:ae12dic17a1.mp4 |H1}}{{ :informatica:ae:ae12dic17a2.mp4 |H2}} | | |
| | | 12 dic | 2 | Esercizi ed approfondimenti sui processori paralleli D-RISC | {{ :informatica:ae:12-12-17ae.pdf |PDF}} | | |
| | | 13 dic | 2 | Esercizi. Cenni alle architetture multicore: cache coherency e strutture di interconnessione | {{ :informatica:ae:13-12-2017.pdf |PDF}} | | | |
| | | Fine lezioni |||||||| |
| |
| Non tutte le lezioni riportano i paragrafi del libro che le coprono. In caso di copertura "parziale" di una parte del libro, i relativi paragrafi sono elencati in corrispondenza dell'ultima lezione che tratta l'argomento. Le parti del libro da studiare per preparare l'esame sono comunque tutte quelle elencate nell'ultima colonna. | Non tutte le lezioni riportano i paragrafi del libro che le coprono. In caso di copertura "parziale" di una parte del libro, i relativi paragrafi sono elencati in corrispondenza dell'ultima lezione che tratta l'argomento. Le parti del libro da studiare per preparare l'esame sono comunque tutte quelle elencate nell'ultima colonna. |
